IT之家 5 月 8 日音信，科技媒体 Wccftech 昨日（5 月 7 日）发布博文，报说念称为封锁 10nm 以下制程微缩瓶颈，与 SK 海力士两大巨头正研发下一代 DRAM 制造工艺，争夺行业主导权。

IT之家征引博文先容，不同于搞定器，DRAM 内存芯片必须依靠电容器存储数据。跟着制程节点不休减弱（如 10nm 以下的 1c 节点），电容器的尺寸难以无间缩减，晶体管间距减弱也加多了短路风险。

为了让密度进一步晋升，AG真人国际中国官网登录入口行业正转向 3D DRAM，将传统 2D 平面陈列的 DRAM 单位改为垂直或立体堆叠架构的内存时间。其旨趣访佛 3D NAND 闪存，通过改动晶体管陈列标的（如水平放手）或垂直堆叠，澳门威尼斯人(中国)Venetian Macao在减弱制程时保捏电容器容量。

不外在时间达成方面，三星和 SK 海力士已分化出不同发展阶梯。

三星方面想象履行 GAAFET 工艺。在搞定器制造中，GAAFET 通过栅极包裹沟说念来晋升电流抑制力；但在 DRAM 中，三星必须将 GAAFET 晶体管与电容器整合在消灭单位内。为此，三星探讨模仿 NAND 闪存的想象，把慎重读写操作的抑制电路置于存储阵列下方。

而 SK 海力士选拔了 4F2 架构。该有筹商将晶体管垂直堆叠，相同用栅极材料包裹晶体管，而继承电容数据的组件则置于晶体管柱下方。这种结构与 GAAFET 有相似之处，但空间布局逻辑迥然相异。

该媒体指出两大巨头阶梯分化，中枢主义一致：领先达成时间量产，鼓动自家有筹商成为下一代 DRAM 的行业门径。谁能领先跑通工艺并晋升良率，谁就能在 AI 时间的内存市集占据主导。

TSMC 2nm 芯片暗示图